systemverilog 1.3

systemverilog הוא תוסף Vim שמציע הדגשת תחביר לSystemVerilog.IEEE 1,800 SystemVerilog הוא סטנדרטי הראשונה בתעשיית שפת תיאור חומרה ואימות המאוחדת (HDVL). SystemVerilog היא הרחבה מרכזית של שפת Verilog IEEE 1,364 הוקמה.אודות Vim:Vim הוא עורך טקסט ראשון שפורסם...